当前位置: 首页 » 行业资讯 » 行业资讯 » 正文

2017年3D TSV将占总半导体市场9%

放大字体  缩小字体 发布日期:2012-07-31  浏览次数:663
核心提示: 市调机构 Yole Developpement 稍早前发布了一份针对 3DIC 与矽穿孔(TSV)的调查报告,指出过去一年来,所有使用TSV封装的3DIC或
       市调机构 Yole Developpement 稍早前发布了一份针对 3DIC 与矽穿孔(TSV)的调查报告,指出过去一年来,所有使用TSV封装的3DIC或3D-WLCSP平台(包括CMOS影像感测器、环境光感测器、功率放大器、射频和惯性 MEMS 元件)等产品产值约为27亿美元,而到了2017年,该数字还可望成长到400亿美元,占总半导体市场的9%。

Yole Developpement的先进封装部市场暨技术分析师Lionel Cadix 指出,3DIC通常使用 TSV 技术来堆叠记忆体和逻辑IC,预计此类元件将快速成长;另外,3D WLCSP也将以18%的年复合成长率(CAGR)快速成长。

2017年,3D TSV晶片将占总半导体市场的9%。

3D WLCSP:最成熟的3D TSV平台

3D WLCSP是当前能高效整合小尺寸光电元件如CMOS影像感测器等的首选解决方案。它也是目前最成熟的3D TSV平台,Yole Developpement估计,2011年该市场规模大约为2.7亿美元,其中有超过90%来自于低阶和低解析度CMOS影像感测器(通常指CIF, VGA, 1MPx / 2MPx感测器等)。台湾的精材科技(Xintec)是当前3D WLCSP封装的领先厂商,接下来是苏州晶方半导体科技(China WLCSP)、东芝(Toshiba)和 JCAP 。

大多数3D WLCSP业者都以200mm晶圆级封装服务为主。不过,各大主要业者均有朝300mm转移趋势。事实上,此一趋势也是迈向高阶CMOS影像感测器市场(> 8MPx解析度)的必要过程,目前的感测器市场也正在从背面照度(backside illumination)朝真正的3DIC封装架构转移。这种最新架构称之为「3D BSI」,其中的光电二极体是直接垂直堆叠在DSP /ROIC晶圆上,并透过TSV连接。

未来的3DIC将由记忆体和逻辑堆叠SoC驱动

未来几十年内,3DIC都将凭藉着更低的成本、更小的体积,以及推动晶片功能进化等优势,成为未来半导体产业的新典范。Yole Developpement先进封装事业部经理Jerome Baron 指出,预估未来五年内,3D堆叠DRAM和3D逻辑SoC应用将成为推动3DIC技术获得大量采用的最主要驱动力,接下来依序是CMOS影像感测器、功率元件和MEMS等。他表示,今天带动高阶应用的仍然是2.5D矽中介层技术。拜先进晶片设计和封装技术之赐,更多大型的FPGA和ASIC等晶片已经开始应用在工业领域,而且未来还将应用在游戏和智慧电视等市场中。

2013年,在记忆体公司如美光(Micron)、三星(Samsung)、SK-Hynix,以及IBM和其他高性能运算设备供应商的带动下, 3DIC技术可望获得显著成长。

然而,可能要等到2014或2015年,所谓的wide I/O介面以及在28nm采用TSV技术来大量制造行动/平板产品专用应用处理器晶片的情况才可能发生。事实上,要成功推动3DIC,除了技术问题,还涉及到复杂的供应链部份,它要改变的层面非常多。因此,包括三星和台积电(TSMC)在内的晶圆代工巨擘们,都不停针对3DIC展开垂直整合布局,希望能满足领先无晶圆厂半导体公司,如高通(Qualcomm)、博通(Broadcom)、Marvell、NVIDIA和苹果(Apple)的需求,以及其他采取轻晶圆厂策略的业者如德州仪器(TI)、意法半导体(ST)和NEC /瑞萨(Renesas)等。

Yole Developpement的先进封装部资深分析师Jean-Marc Yannou指出,3D TSV的半导体封装、组装和测试市场在2017年将达到80亿美元。“未来在拓展3DIC业务时,业界必须寻求所谓的「虚拟IDM」模式,”他指出,包括TSV蚀刻填充、布线、凸块、晶圆测试和晶圆级组装在内的中阶晶圆处理部份,市场规模预计可达38亿美元。另外,后段的组装和测试部份,如3DIC模组等,预估将达46亿美元,而这些,都代表着先进封装产业未来可持续获得成长的商机所在。

 
 
[ 行业资讯搜索 ]  [ ]  [ 告诉好友 ]  [ 打印本文 ]  [ 关闭窗口 ]

 

 
推荐图文
推荐行业资讯
点击排行